(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-263370

(43)公開日 平成8年(1996)10月11日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FI

技術表示箇所

G06F 12/08

7623-5B

G 0 6 F 12/08

Ε

審査請求 未請求 請求項の数6 OL (全 9 頁)


| (21)出願番号 | 特願平7-67968 | (71)出願人 000221199 |
|----------|-----------------|-------------------------|
| | | 東芝マイクロエレクトロニクス株式会社 |
| (22)出願日 | 平成7年(1995)3月27日 | 神奈川県川崎市川崎区駅前本町25番地1 |
| | | (71)出願人 000003078 |
| | | 株式会社東芝 |
| | | 神奈川県川崎市幸区堀川町72番地 |
| | | (72)発明者 白鳥 司 |
| | | 神奈川県川崎市川崎区駅前本町25番地1 |
| | | 東芝マイクロエレクトロニクス株式会社内 |
| | | (72)発明者 川澄 篤 |
| | | 神奈川県川崎市幸区堀川町580番1号 株 |
| | | 式会社東芝半導体システム技術センター内 |
| | : | (74)代理人 弁理士 三好 秀和 (外3名) |
| | | |

(54) 【発明の名称】 キャッシュメモリシステム

(57)【要約】

【目的】 低消費電力のキャッシュメモリシステムを提供することを目的とする。

【構成】 消費電力の抑えられたキャッシュメモリシス テムが示されている。このキャッシュメモリシステム は、アクセスすべきデータのタグアドレスとインデック スアドレスを保持するアドレスレジスタと、前記インデ ックスアドレスに対応するデータを格納する複数のデー タメモリと、前記複数のデータメモリと1対1に対応し て設けられ、前記インデックスアドレスに対応して前記 アドレスレジスタ内のデータのタグアドレスを格納する 複数のタグメモリと、前記インデックスアドレスに基づ いて前記タグメモリが出力するアドレスと前記アドレス レジスタのタグアドレスを比較してヒット又はミスを決 める複数のタグ比較器と、夫々のインデックスアドレス について最も最近ヒットしたデータメモリを示す情報を 保持した参照頻度情報レジスタとを備えており、前記参 照頻度情報レジスタからの情報に基づいて、最も最近ヒ ットしたタグメモリからのみアドレスグ 力を行う。



1

【特許請求の範囲】

【請求項1】 アクセスすべきデータのタグアドレスと インデックスアドレスを保持するアドレスレジスタと、 前記インデックスアドレスに対応するデータを格納する 複数のデータメモリと、前記複数のデータメモリと1対 1に対応して設けられ、前記インデックスアドレスに対 応して前記アドレスレジスタ内のデータのタグアドレス を格納する複数のタグメモリと、前記インデックスアド レスに基づいて前記タグメモリが出力するアドレスと前 記アドレスレジスタのタグアドレスを比較してヒット又 10 はミスを決める複数のタグ比較器と、夫々のインデック スアドレスについて最も最近ヒットしたデータメモリを 示す情報を保持した参照頻度情報レジスタと、前記参照 頻度情報レジスタからの情報に基づいて、最も最近ヒッ トしたタグメモリに対してのみアクセスを行うアクセス 制御回路を備えたことを特徴とするキャッシュメモリシ ステム。

【請求項2】 前記参照頻度情報レジスタは、データメ モリの更新の時に破棄するデータを決定するのに用いら れるLRUピットレジスタであることを特徴とする請求 20 項1に記載のキャッシュメモリシステム。

【請求項3】 前記参照頻度情報レジスタは、最も最近 ヒットしたタグメモリを示すMRUピットレジスタであ ることを特徴とする請求項1に記載のキャッシュメモリ システム。

【請求項4】 前記アクセス制御回路は、制御信号によ って前記タグメモリの全てに対して同時にアクセスを行 うモードに切り替わることを特徴とする請求項3に記載 のキャッシュメモリシステム。

複数のデータメモリと、この複数のデータメモリに対応 して設けられ前記データのタグアドレスを格納する複数 のタグメモリと、データメモリ及びタグメモリに対応し て設けられ、アクセスすべきデータのタグアドレスと前 記タグメモリの内容を比較し、ヒット又はミスを決める 複数のタグ比較器と、最も最近ヒットしたタグメモリを 示す情報を保持した参照頻度情報レジスタとからなるキ ャッシュメモリシステム。

【請求項6】 アクセスすべきデータのタグアドレスと インデックスアドレスを保持するアドレスレジスタと、 前記インデックスアドレスに対応するデータを格納する 複数のデータメモリと、前記複数のデータメモリと1対 1に対応して設けられ、前記インデックスアドレスに対 応して前記アドレスレジスタ内のデータのタグアドレス を格納する複数のタグメモリと、前記インデックスアド レスに基づいて前記タグメモリが出力するアドレスと前 記アドレスレジスタのタグアドレスを比較してヒット又 はミスを決める複数のタグ比較器と、前記タグ比較器で の比較結果に応じて、前記データメモリへのアクセスを 行うアクセス制御回路を備え、前記 上較器には、夫 *50*

々のインデックスアドレスについて最も最近ヒットした データメモリを示す情報を保持した参照頻度情報レジス 夕が設けられ、最も最近ヒットしたタグメモリに対して のみアクセスを行うことを特徴とするキャッシュメモリ

2

【発明の詳細な説明】

[0001]

システム。

【産業上の利用分野】この発明は、セットアソシアティ ブ方式によるキャッシュメモリシステムに関する。

[0002]

【従来の技術】キャッシュメモリの格納プロックのマッ ピング方式として、現在最もよく使われている方式とし て、セットアソシアティブ方式がある。

【0003】従来、格納プロックのマッピングをnウェ イセットアソシアティブ方式で行うキャッシュメモリに おいては、キャッシュ中に目的のブロックが存在するか 否かを参照する場合、参照アドレスの一部であるインデ ックスアドレスにより格納されたプロックを参照する。 nウェイセットアソシアティブ方式ではこのプロックを nウェイの数だけ同一のインデックスアドレスで参照さ れる格納箇所(セット)に対して持っているため参照時 にはnウェイの数のタグアドレスを同時に読み出し参照 アドレスのタグアドレスと比較してキャッシュ中に存在 するか否か(ヒット/ミス)を判定している。そのよう な構成をもメモリの例を図8に示す。この例では2ウェ イセットアソシアティブ方式で制御されるキャッシュメ モリを示す。

【0004】即ち、このキャッシュメモリシステムは、 タグアドレスとインデックスアドレスを保持するアドレ 【請求項5】 キャッシュされているデータを保持する 30 スレジスタ101と、2つのタグメモリ103-0、1 03-1と、このタグメモリのそれぞれに対応して設け られた2つのデータメモリ105-0、105-1と、 夫々のウェイ同士の比較で最近の使用状況を示すLRU ビットを保持するLRUビットレジスタ107と、夫々 のタグメモリに設けられ、アドレスレジスタ101から のタグアドレスと夫々のタグメモリからのタグアドレス とのヒット/ミスを判定する2つのタグ比較器109ー 0、109-1と、このタグ比較器109-0、109 ー1からのヒット/ミス信号とLRUピットの情報から 40 メモリアクセスに必要な制御信号を出力するヒット制御 回路111と、キャッシュヒットの場合、このヒット制 御回路111からの信号を受け、データメモリ105ー 0、105-1のどちらかのデータを選択して出力する ウェイセレクタ113からなっている。

[0005]

【発明が解決しようとする課題】以上のような構成を持 つnウェイセットアソシアティブ方式のキャッシュメモ りでは参照の手順においてタグメモリ103-0、10 3-1のウェイ0, 1を同時に読み出しアドレスレジス タ101のタグアドレスと比 タグ比較器109ー

3

0、109-1で比較を行い合っているか否かを検出し、合っていれば合っているウェイと対になるデータメモリを読み出す。これら一連の流れを図9に示す。ここでタグメモリの読み出し、ヒットチェックに着目すると同時に読み出されるウェイ0と1は参照タグアドレスに対して少なくともどちらかが必ずミスすることとなるため毎回のアクセスごとに少なくとも1ウェイ分のタグメモリ読み出し動作、比較動作分の無駄な電力消費が行われる結果となる。

【0006】本発明の目的は、消費電力の小さいキャッ 10 シュメモリシステムを提供することである。

[0007]

【課題を解決するための手段】前記目的を達成する為 に、本発明によるキャッシュメモリシステムは、アクセ スすべきデータのタグアドレスとインデックスアドレス を保持するアドレスレジスタと、前記インデックスアド レスに対応するデータを格納する複数のデータメモリ と、前記複数のデータメモリと1対1に対応して設けら れ、前記インデックスアドレスに対応して前記アドレス レジスタ内のデータのタグアドレスを格納する複数のタ 20 グメモリと、前記インデックスアドレスに基づいて前記 タグメモリが出力するアドレスと前記アドレスレジスタ のタグアドレスを比較してヒット又はミスを決める複数 のタグ比較器と、夫々のインデックスアドレスについて 最も最近ヒットしたデータメモリを示す情報を保持した 参照頻度情報レジスタとを備え、前記参照頻度情報レジ スタからの情報に基づいて、最も最近ヒットしたタグメ モリからのみアドレスの出力を行うことを特徴とする。

[0008]

【作用】すなわち、本発明では図9に示される従来のn 30 ウェイセットアソシアティブ方式のキャッシュメモリの参照時に起こるミスアクセス(図中ではウェイ1のタグアクセス)を極力減らすことが出来る。その為、以前の参照頻度情報を用いて参照ウェイを限定して参照が行われる。ここで言う参照頻度情報とはnウェイを含むセットに対しての参照で最も最近参照(ヒット)したウェイを示すものでこのウェイに対してはプログラムの時間的局所参照性により再度参照される可能性が高いことからこの情報により読み出すウェイを限定しても高い確率でヒットすることが期待できる。もちろん、この情報によ 40 る限定参照でミスした場合は次に残りのウェイに対して参照を行うためnウェイセットアソシアティブ方式の利点は生かされる。

[0009]

【実施例】図1及び図2を参照して、本発明の好適な実施例による制御方式を説明する。図1は、本発明の第1の実施例による制御方式を用いたセットアソシアティブ方式のキャッシュメモリシステムを示すプロックダイアグラムである。又、図2は、この方式である、キャッシングのタイミングを説明するタイミンチャートであ 50

る。

【0010】このキャッシュメモリシステムは、タグア ドレスとインデックスアドレスを保持するアドレスレジ スタ1と、2つのタグメモリ3-0、3-1と、このタ グメモリのそれぞれに対応して設けられた2つのデータ メモリ5-0、5-1と、夫々のウェイ同士の比較で最 近の使用状況を示すLRUピットを保持するLRUピッ トレジスタ7と、夫々のタグメモリに設けられ、アドレ スレジスタ1からのタグアドレスと夫々のタグメモリか らのタグアドレスとのヒット/ミスを判定する2つのタ グ比較器9-0、9-1と、このタグ比較器9-0、9 ー1からのヒット/ミス信号とLRUピットの情報から メモリアクセスに必要な制御信号を出力するヒット制御 回路1と、キャッシュヒットの場合、このヒット制御回 路1からの信号を受け、データメモリ5-0、5-1の どちらかのデータを選択して出力するウェイセレクタ1 3を備えている。

【0011】又、従来の方法とは異なり、タグメモリへの最初のアクセス(参照)は、何れか一方のみにたいして行われる。この制御を行うために、タグメモリ3ー0、3-1とタグ比較器9-0、9-1には、LRUピットレジスタ7に接続されたアクセス制御回路15が設けられている。このアクセス制御回路15は、LRUピットレジスタ7から参照頻度情報を得て、より最近ヒットしたウェイに対してのみ参照を行う。参照は、主にタグメモリ3-0、3-1のセンスアンプS/Aとタグ比較器9-0、9-1を動作させることによって行われる

【0012】図2に本発明の2ウェイセットアソシアテ ィブ方式のキャッシュメモリの参照動作を示す。まず、 参照アドレスを受け付けたキャッシュメモリはそのアド レスをインデックスアドレスとタグアドレスに分けて、 インデックスアドレスによりウェイ0,1を一組とする セットに対してアクセスする。そこでまず参照頻度情報 であるLRUピットレジスタ7に対してアクセスを行 う。この例で示すLRUピットとは、nウェイセットア ソシアティブ方式のキャッシュメモリで広く使われるミ ス時の置換アルゴリズムにおいて参照頻度を示す情報で あり、この情報により置換 (キャッシュから削除する) ウェイが決定される。本発明の参照頻度を決定する情報 としてこの情報を利用できる。この情報は参照頻度が低 いウェイを指し示しているため2ウェイセットアソシア ティブ方式の場合はこの情報の示すウェイとは別のウェ イが参照頻度が高いこととなる。そこでLRU情報を読 み出しこの情報に基づき参照するウェイを決定し参照を 行う。

【0013】図2の上側の例ではウェイ0に限定してアクセスを行い参照に成功(ヒット)して、それに対応するウェイ0のデータメモリに対してアクセスを行っている。この結果、参照時には一つエイに対してしか参

照していない。よって、図8、図9に示す従来例に比べ てウェイ1個分のアクセスについて低消費化出来ること が分る。

【0014】図2の下側の例は参照情報であるLRUメ モリの情報に基づき参照を行ったが失敗(ミス)した場 合を示している。すなわち、LRU情報によりウェイO を限定参照したがミスとなった、そこで次にLRU情報 とは別の(参照されなかった)ウェイにアクセスする、 その結果参照に成功(ヒット)している。よってこのよ ティブ方式の利点を両立させることが可能となる。

【0015】このような方法によって、図1に示された 本発明によるキャッシュメモリシステムでは、タグメモ リのアクセスに消費される電力(多くはセンスアンプS /Aで消費される)は、図8に示された従来例によるキ ャッシュメモリシステムに比較して、半分近くにまで削 減できる。この効果は、ウェイの数が増加するにしたが って、顕著となる。

【0016】例えば、図3のような3個以上のウェイを 持つnウェイセットアソシアティブ方式によるキャッシ 20 ュメモリシステムを考える。このキャッシュメモリシス テムは、タグアドレスとインデックスアドレスを保持す るアドレスレジスタ21と、(n+1)個のタグメモリ 23-0~23-nと、このタグメモリのそれぞれに対 応して設けられた (n+1) 個のデータメモリ25-0 ~25-nと、夫々のウェイ同士の比較で最近の使用状 況を示すLRUピットを保持するLRUピットレジスタ 27と、夫々のタグメモリに設けられ、アドレスレジス タ21からのタグアドレスと夫々のタグメモリからのタ グアドレスとのヒット/ミスを判定する(n+1)個の 30 タグ比較器29-0~29-nと、このタグ比較器29 一0~29-nからのヒット/ミス信号とLRUピット の情報からメモリアクセスに必要な制御信号を出力する ヒット制御回路31と、キャッシュヒットの場合、この ヒット制御回路31からの信号を受け、データメモリ2 5-0~25-nのどちらかのデータを選択して出力す るウェイセレクタ33を備えている。

【0017】 このようなnウェイセットアソシアティブ 方式によるキャッシュメモリシステムによれば、タグメ 対して行われる。もちろん、その中でヒットするのは1 つだけであるが、電力はそのヒットするウェイで消費さ れる量の(n+1)倍の量が消費されてしまう。すなわ ち、図4に示したように、1つのウェイのみがヒットす るが、残りのn-0個のウェイはミスするのにも拘わら ずそこで電力が無駄に消費される。このような場合、本 発明が極めて有効である。

【0018】図5及び図6を参照して、3個以上のウェ イを持つnウェイセットアソシアティ<u>プ</u>方式によるキャ ッシュメモリシステムに対して、本乳

の実施例を説明する。図5は、この第2の実施例による 制御方式を用いたセットアソシアティブ方式のキャッシ ュメモリシステムを示すプロックダイアグラムである。 又、図6は、この方式によるキャッシングのタイミング を説明するタイミングチャートである。

6

【0019】このキャッシュメモリシステムは、タグア ドレスとインデックスアドレスを保持するアドレスレジ スタ41と、(n+1)個のタグメモリ43-0~43 一nと、このタグメモリのそれぞれに対応して設けられ うに制御することで低消費化とnウェイセットアソシア 10 た (n+1) 個のデータメモリ $45-0\sim45-n$ と、 夫々のウェイ同士の比較で最近の使用状況を示すLRU ピットを保持するLRUピットレジスタ47と、夫々の タグメモリに設けられ、アドレスレジスタ41からのタ グアドレスと夫々のタグメモリからのタグアドレスとの ヒット/ミスを判定する(n+1)個のタグ比較器49 -0~49-nと、このタグ比較器49-0~49-n からのヒット/ミス信号とLRUピットの情報からメモ リアクセスに必要な制御信号を出力するヒット制御回路 51と、キャッシュヒットの場合、このヒット制御回路 51からの信号を受け、データメモリ45-0~45nのどちらかのデータを選択して出力するウェイセレク 夕53を備えている。

> 【0020】ここで、従来の方法とは異なり、タグメモ リへの最初のアクセス (参照) は、 (n+1) 個のウェ イの内1つのみに対して行われる。この制御を行うため に、タグメモリ45-0~45-nとタグ比較器49-0~49-nには、MRUピットレジスタ57に接続さ れたアクセス制御回路55が設けられている。

【0021】この実施例では、参照頻度情報をLRUピ ットレジスタ47ではなく、MRUピットレジスタ57 から得ている。この理由は、LRUピットレジスタは、 ウェイの中から破棄するウェイを1つ選択する目的で設 けられているが、本発明では最も最近ヒットしたウェイ を1つ選択するのが目的であり、3ウェイ以上の場合必 ずしも適切ではないためである。MRUビットレジスタ 57は、キャッシュヒットがあれば、該当するウェイを 示すMRU(Most Recently Used)ピットを立てる。こ のMRUビットレジスタ57は、新たなキャッシュヒッ ト毎に更新される。従って、このアクセス制御回路55 モリに対する参照は、常に(n+1)個のウェイ全てに 40 は、MRUビットレジスタ57から参照頻度情報を得 て、最も最近ヒットしたウェイに対してのみ参照を行う ことができる。

> 【0022】すなわち、図6の上側に示すように、ウェ イのが最も最近ヒットしたウェイであれば、そこに対し てのみ参照が行われ、ヒットすれば対応するデータメモ リ45-0のデータが選択される。この場合、図3で示 した従来例と比較すると、タグメモリのアクセスに消費 される電力は約1/(n+1)となる。

【0023】通常のキャッシュメモリの使用方法では、 適用した第2 50 最初のアクセスでヒットする **ド多いが、ミスの場合** は次のような制御方法が取られる。すなわち、図6の下側に示すように、ウェイ0以外の全てのウェイに対して同時に参照が行われのである。そして、ヒットすれば対応するデータメモリのデータが選択される。これは、最も最近ヒットしたウェイでミスした場合、別のウェイでもミスが繰り返されることを避けるためである。

【0024】次に、第1の実施例と同様に、2ウェイセットアソシアティブ方式によるキャッシュメモリシステムに対して本発明を適用した別の例を示す。図7は、本発明の第3の実施例による制御方式を用いたセットアソ 10シアティブ方式のキャッシュメモリシステムを示すプロックダイアグラムである。

【0025】図7と図1を比較すれば分かるように、このキャッシュメモリシステムは、本発明の第1の実施例による制御方式を用いたセットアソシアティブ方式のキャッシュメモリシステムとほとんど同じである。しかし、ここでは、アクセス制御回路65が、参照モード制御信号MODEを受けるところが違っている。参照モード制御信号MODEは、本発明によるキャッシュメモリの参照方式を用いるモードか、全てのウェイにたいして20参照する従来の方式を用いるモードかをしめす信号である。

【0026】参照モード制御信号MODEがアクティブであれば、このキャッシュメモリシステムは、第1の実施例のように、省電力に優れた動作を行う。もし、参照モード制御信号MODEがアクティブでなければ、このキャッシュメモリシステムは、従来と同様に全てのウェイに対して1度に参照を行い、電力消費量は多いものの、高速な動作が可能となる。ユーザーは使用状況に応じて、適宜2つのモードを使い分けることが出来る。

[0027]

【発明の効果】即ち、本発明によれば、低消費電力のキャッシュメモリシステムが実現できる。

【図面の簡単な説明】

【図1】本発明の第1の実施例による制御方式を用いた セットアソシアティブ方式のキャッシュメモリシステム を示すブロックダイアグラムである。 【図2】本発明の第1の実施例による制御方式を用いたセットアソシアティブ方式のキャッシュメモリシステムによる、キャッシングのタイミングを説明するタイミングチャートである。

【図3】従来のnウェイセットアソシアティブ方式によるキャッシュメモリシステムである。

【図4】従来のnウェイセットアソシアティブ方式によるキャッシュメモリシステムによる、キャッシングのタイミングを説明するタイミングチャートである。

10 【図5】本発明の第2の実施例による制御方式を用いた セットアソシアティブ方式のキャッシュメモリシステム を示すプロックダイアグラムである。

【図6】本発明の第2の実施例による制御方式を用いたセットアソシアティブ方式のキャッシュメモリシステムによる、キャッシングのタイミングを説明するタイミングチャートである。

【図7】本発明の第3の実施例による制御方式を用いた セットアソシアティブ方式のキャッシュメモリシステム を示すプロックダイアグラムである。

【図8】従来の制御方式を用いたセットアソシアティブ 方式のキャッシュメモリシステムを示すブロックダイア グラムである。


【図9】従来の制御方式を用いたセットアソシアティブ 方式のキャッシュメモリシステムによる、キャッシング のタイミングを説明するタイミングチャートである。


【符号の説明】

1、21、41、101 アドレスレジスタ 3-n、23-n、43-n、103-n タグメモリ 5-n、25-n、45-n、105-n データメモ 30 リ


7、27、47、107 LRUピットレジスタ 9-n、29-n、49-n、109-n タグ比較器 11、31、51、111 ヒット制御回路 13、33、53、113 ウェイセレクタ 15、35、55 アクセス制御回路 57 MRUピットレジスタ

[図9]







【図2】




【図3】




【図5】




【図6】



【図7】



[図8]





Copyright (C); 1998,2003 Japan Patent Office